跳到主要内容
步芽

【极致中配】伯克利 EECS151 数字设计与集成电路导论 ｜ 2025年秋季

伯克利EECS151从数字设计抽象、Verilog、FSM讲到RISC-V数据通路与流水线，再深入CMOS、逻辑努力、功耗、加法器乘法器与SRAM等VLSI实现。

难度
难度 4/5 — 涵盖数字逻辑到CMOS版图与SRAM，需数电与电路基础，属高年级本科硬核课
适合人群
电子/计算机工程本科生，想深入数字集成电路设计者
前置要求
数字逻辑基础（布尔代数、组合与时序逻辑）、电路分析（RC延迟、CMOS器件基本原理）、编程与计算机组成（了解RISC-V指令集有帮助）、Verilog/HDL（课程内讲授，无需预先掌握）
课程规模
23 讲 · 2621播放
在 B 站免费观看 →就这门课提问 →排进我的学习路线

主题覆盖

设计抽象设计指标Verilog组合逻辑有限状态机FSMRISC-V数据通路流水线CMOS反相器延迟逻辑努力FPGA功耗与能量加法器/乘法器与SRAM

课程大纲（23 讲）

  1. P1 · Lecture 1 Introduction44 分钟
  2. P2 · Lecture 2 Design Abstraction43 分钟
  3. P3 · Lecture 3 Design Metrics48 分钟
  4. P4 · Lecture 4 Verilog40 分钟
  5. P5 · Lecture 5 Verilog II and Combinational Logic (Second Half)17 分钟
  6. P6 · Lecture 6 Combinational Logic II and FSM47 分钟
  7. P7 · Lecture 7 FSM and RISC-V Intro53 分钟
  8. P8 · Lecture 8 - RISC-V Datapath I43 分钟
  9. P9 · Lecture 9 - RISC-V Datapath II43 分钟
  10. P10 · Lecture 10 - Pipelining46 分钟
  11. P11 · Lecture 11 CMOS48 分钟
  12. P12 · Lecture 12 Inverter Delay51 分钟
  13. P13 · Lecture 13： Inverter Chain Delay49 分钟
  14. P14 · Lecture 14 Logical Effort50 分钟
  15. P15 · Lecture 15 - FPGA50 分钟
  16. P16 · Lecture 17 - Logical Effort II, Wires47 分钟
  17. P17 · Lecture 19 - Power and Energy48 分钟
  18. P18 · Lecture 20 - Adders49 分钟
  19. P19 · Lecture 21 - Multipliers45 分钟
  20. P20 · Lecture 22 - Timing and Latches47 分钟
  21. P21 · Lecture 23 - Flip-Flops and SRAM49 分钟
  22. P22 · Lecture 25 - SRAM45 分钟
  23. P23 · Lecture 26 - SRAM II and Course Summary50 分钟

本课程卡由 AI 生成，可能存在误差，欢迎反馈。